# COAXIAL SHIELDING STRUCTURE FOR SEMICONDUCTOR DEVICE

Patent number:

JP6216343

Publication date:

1994-08-05

Inventor:

TSAY CHING-YUH; TAN KHEN-SANG

Applicant:

TEXAS INSTR INC <TI>

Classification:

- international:

H01L27/108; H01P3/06; H03K17/16

- european:

Application number: JP19920200066 19920728


PURPOSE: To reduce noise in an integrated

Priority number(s):

View INPADOC patent family

## Abstract of JP6216343

semiconductor device by electrically bypassing the upper conductors, lower conducts, first and second side conductors on semiconductor dies. CONSTITUTION: An on-chip noise-shielding structure 90 functions as a noise shield for signals transmitted through a central conductor 49c and protects them against noises by transmitting a stable reference voltage through an on-chip coaxial cable structure. Conductive material at three levels are used for the formation of the noise-shielding structure, and in a dual-structure metallic DRAM, an upper-level conductive material 42a is formed of two metallic layers. The upper-level conductive material 42a constitutes a noise shield for the central conductor 49c. When the metal layers are formed, they can be formed on a silicon substrate. Thus a shielding structure can be formed, without adding special stages of processing when the device of dual metal structure is being processed. Further, since outer conducts are grounded, noise-eliminating characteristic can be enhanced.



Also published a

D US5338897

Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

## (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

#### (11)特許出願公開番号

## 特開平6-216343

(43)公開日 平成6年(1994)8月5日

(51) Int.Cl. <sup>5</sup> H 0 1 L 27/108 H 0 1 P 3/06	識別記号	FI			技術表示箇所		
H03K 17/16		9184-5 J					
	•	7210-4M	H01L	27/ 10	3 2 5	T	
			審査請求	未請求	請求項の数 2	OL	(全 13 頁)
(21)出願番号	特願平4-200066		(71)出願人	5900008			
				テキサス	<b>ス インスツル</b> :	メンツ	インコーポ
(22)出顧日	平成4年(1992)7月28日			レイテツド アメリカ合衆国テキサス州 <b>ダ</b> ラス, ノース			
(31)優先権主張番号	07/738010	•		セント	<b>・ラルエクスプ</b> レ	<b>ノスウエ</b>	イ 13500
(32)優先日	1991年7月30日	(72)発明者	チン ユー ツァイ				
(33)優先権主張国	米国 (US)			アメリカ合衆国 テキサス州 75082 リ チャードソン ハニーサックル ドライヴ			
				2408			
			(72)発明者	ケン サン タン			
				アメリカ合衆国 テキサス州 75023 プ			
	ラノアーバー ダウンズ ドライヴ				イヴ 709		
			(74)代理人	弁理士 中村 稔 (外6名)			


## (54) 【発明の名称】 半導体装置用同軸遮蔽構造

## (57)【要約】

【目的】 本発明の目的は、外側導体内に配置され誘電体によって外側導体から絶縁されている信号担体を有するオンチップ同軸ケーブル構造を提供することである。

【構成】 半導体ダイス上において上部導体、下部導体、第1の側部導体、及び第2の側部導体の間に配置され、且つそれらから絶縁されている信号導体を具備し、上記上部導体、下部導体、第1の側部導体、及び第2の側部導体が電気的にパイアスされていることを特徴とする。

【効果】 本発明の構造は、特別な処理段階を付加することなく二重金属構造の装置の処理中に形成させることができ、外側導体を接地することによって雑音排除特性を高めることができる。



1

#### 【特許請求の範囲】

【請求項1】 半導体ダイス上において上部導体、下部 導体、第1の側部導体、及び第2の側部導体の間に配置 され、且つそれらから絶縁されている信号導体を具備 し、

上記上部導体、下部導体、第1の側部導体、及び第2の 側部導体が電気的にパイアスされていることを特徴とす る半導体装置のための保護された信号導体。

【請求項2】 半導体サプストレート上に第1の導体信号担体を形成させる段階と、

上記第1の導体信号担体が第2の導体内に位置し、且つ 第2の導体から絶縁されるように上記半導体サプストレ ート上に第2の導体を形成させる段階と、

を具備することを特徴とする半導体サプストレート上の 信号担体を雑音から絶縁する方法。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は集積半導体装置に関し、 具体的にはこれらの装置の信号伝送線レイアウトに関す る。

[0002]

【従来の技術】大容量のダイナミックランダムアクセスメモリ(DRAM)型の半導体の開発を追求することが周知の目標である。この分野は White、McAdams 及び Redwineの合衆国特許 4,081,701号に示された 16 K型のDRAM、及び Raoの合衆国特許4,055,444 号に示された 64 K型のDRAMから、McElroy の合衆国特許 4,6 58,377号に示された 1 M型のDRAMまで着実に前進してきた。現在では 4 M型のDRAMが生産されている。現在、サブミクロン技術の 16 M DRAMの生産計画 30 が存在しており、05/21/91付 Shen、Yashiro、McKee 及び Chungの合衆国特許 5,017,506号には高密度 16 M

DRAMの製造に適するプロセスが開示されている。 より大きいDRAMの開発を進める1つの理由は、Kuo の合衆国特許4,240,092 号(平面コンデンサセル)、及 び Baglee らの合衆国特許 4,721,987号(湾コンデンサ セル)に示されているように、メモリセルのジオメトリ を減少させるためである。上記合衆国特許 5,017,506号 に記載されている 16 M DRAMはサブミクロンの寸 法を有している。

[0003]

【発明が解決しようとする課題】高密度装置を製造する際に設計者が遭遇する問題は雑音である。望ましくない幾つかの項目の中でも雑音は、回路を偶発的にスイッチさせる恐れがあり、データを失わせる恐れがあり、そして信号レベルを妨害する恐れがある。ジオメトリを減少させ続け、装置を半導体ダイス上により緻密にパックし始めるにつれて、雑音が諸問題を惹起する機会が増加する。

[0004]

【課題を解決するための手段】本発明の目的は、集積半 導体装置内の雑音を軽減させることである。本発明の別 の目的は、集積半導体装置における雑音遮蔽を提供する ことである。本発明は、導体によって伝送される信号に 悪影響を与える雑音を低減させるオンチップ同軸ケープ ルを提供する。信号導体は半導体チップ上に敷設され る。この信号導体は第2の導体内に配置され、それとは 絶縁されている。二重レベル金属のようなマルチレベル 金属装置では、信号導体を第1のレベルの金属で形成さ せ、第2の導体をこれも第1のレベルの金属で形成させ 10 ることができる。第1のレベルの金属は、第1の信号導 体を該導体に沿って形成される第2の導体の部分から分 離させるようにパターン化される。第2のレベルの金属 と、ポリシリコンのような導電性材料のレベルとによっ て、第2の導体の形成を完了させることができる。ポリ シリコンのレベルを信号導体の下に配置し、雑音をさら に低下せしめるためにある電圧電位に接続することがで きる。第2のレベルの金属が信号導体の上に配置されて いる。信号導体と第2の導体との間を絶縁するために、 酸化物絶縁体を設けることができる。通路 (via)のよ うなレベル間コネクタ及び酸化物絶縁体内の接点によっ て、種々レベルにある第2の導体の間の電気的結合を可 能にしている。信号担体は半導体チップ上の外側導体の 内部に中心決めされ、それから絶縁されていて、信号担 体を雑音妨害から保護する同軸ケーブルがチップ上に形 成される。

【0005】本発明の他の目的及び長所は以下の添付図面に基づく説明から明白に成るであろう。

[0006]

【実施例】図1を参照する。本発明の雑音遮蔽構造は、 テキサス・インスツルメンツ・インコーポレーテッドに 譲渡された 05/21/91 付合衆国特許 5,017,506号に記載 されているようなサブミクロンプロセスによって半導体 チップ10(以下に、場合に応じてサプストレート、ま たはウエーハと称することがある)の1つの面内に形成 されたDRAMアレイ12を有する半導体チップ10上 の信号を絶縁するために使用することができる。DRA M回路は、例えば 16 MピットDRAMであってよい。 DRAMアレイ12は、4メガバイトの4つのメモリ象 限12a-12dに分割され、各象限はシリコンで形成 されている半導体チップ10の活動面内に位置してい る。各メモリ象限12a-12dは、256 Kパイトずつ の 16 のメモリプロック 1 6 を含む。各メモリプロック 16は、2048 本のピット線17 (または列) と、102 4 のセンス増幅器と、256 本の語線19 (または行)を 含んでいる(これらのピット線、語線、及びセンス増幅 器は明瞭化のために図1には示してない)。列デコーダ 18は、それらの関連メモリアレイ象限に接してチップ の水平軸23に沿って配置されている。行デコーダ20 50 は、それらの関連メモリアレイ象限に接してチップの垂 直軸25に沿って配置されている。入力バッファ、出力パッファ、タイミング回路及び制御回路のような装置を含む周辺回路22は周辺のサプストレート上に形成され、チップの水平軸に沿って中心に配置され、一方ボンディングパッド24はチップの垂直軸に沿って中心に配置されている。明瞭化のために図1には示してないが、このDRAMはアドレス信号 A0-A11を受け、その動作は標準信号である行アドレスストロープ RAS信号、列アドレスストロープ CAS信号、及び書き込み許可W信号によって制御される。半導体チップ10の大きさは約3 1027×660 ミルである。

【0007】図2はカプセル封じされたチップ10の斜 視図であってカプセル材料26を透明にして内部を示し てあり、一方図3は分解図である。チップ10はリード オーバーチップセンターポンド (LOCCB) 型の薄いプラ スチック製の小さい外形のJ型パッケージ内にカプセル 封じされている。チップ10はリードフレーム30の下 に配置されている。ポリイミドテープ32の2つのスト リップがチップ10の垂直軸25に沿い、ポンディング パッド24を覆わずに露出させるように、ボンディング 20 パッド24の両側に位置決めされている。組立てた時、 ポンディングパッド24はVょ。電源パス36とVょ。電源 パス38との間に位置し、種々のポンディングパッド2 4はこれらの電源パスから半導体チップ10への多重接 続を可能ならしめる。ワイヤーポンド40aのような他 のワイヤーポンドは電源パスをまたいでリードフィンガ ー40をポンディングパッド24に取り付けている。こ れらの交差したワイヤーボンドは電源パスに接触するこ とはなく、短絡は生じない。カプセル封じされたパッケ ージの寸法はほぼ 400×725 ミルである。

【0008】図4はDRAMアレイ12の一部の上面図である。DRAMアレイ12のメモリセルは、サブミクロン技術によって得られた溝コンデンサ型である。これらのメモリセルは二重節線ピッチ内に展開され、サブストレート10内に約6ミクロンの深さに伸びている。ピット線17はポリサイド(policide)であり、雑音排除特性を改善するために三重にツイストされている。節線19はポリシリコンであり、64ピット置きにストラップされている。

【0009】図5はDRAMアレイ12の一部の斜視図 40 であり、図6は断面図である。相互接続金属-2層42は語線ストラッピングを達成し、後述するように、本発明の雑音遮蔽構造に使用することができる。金属-2層42は、半導体チップ10の第2のレベルの金属である。酸化物層47が金属-2層42を金属-1層49から分離している。金属-1層49はマルチレベル相互接続金属49であってビット線への接続を達成し、雑音遮蔽構造に使用することができる。金属-1層49は、半導体チップ10の第1層の金属である。従って、半導体チップ10上に形成された集積回路メモリ装置は、第1 50

金属層49と第2金属層42とを有する二重レベル金属 構造である。

【0010】酸化物層51は相互接続金属-1層49の 下に横たわっていて、珪化物ピット線17と第1金属層 49との間を絶縁している。ビット線17は、ポリシリ コンの層17b上に横たわるチタン窒化物の層17aか らなっている。酸化物層53がピット線17の下に、そ して語線19の上に位置している。ポリシリコンの語線 19は、約0.6ミクロンのサブミクロン幅を有してい る。語線19aはパストランジスタ43のゲートを形成 している。これは酸化物層54によってサプストレート 10から分離されている。語線19c及び19dは上側 溝コンデンサ44及び45の上を通過し、他の溝コンデ ンサ(図示してない)に接続している。これらの語線は 酸化物層55によってポリシリコンフィールド板48か ら分離されている。語線19は窒化物の側壁57を有し ている。N+拡散層59がピット線接点15の下方のP - タンク60内の、語線19aと溝コンデンサ44との 間に位置している。このようにして、N+拡散層59は パスゲートトランジスタ43のソース56及びドレイン 58を形成している。フィールド板48の下側の、溝コ ンデンサ44と45とを分離している溝と溝との間の空 間には窒化物層61が配置される。窒化物層61とP-タンク60との間には酸化物層62が位置している。こ れはシリコンサプストレート10と窒化物層61との間 のバッファ層として働き、フィールド板絶縁用誘電体の 部分である。溝コンデンサ44及び45はP-タンク6 0を通ってシリコンウエーハ10のPサプストレート内 まで伸びている。溝コンデンサ壁の外側に注入された砒 素の層50はコンデンサのN+ストレージノードを発生 する。溝コンデンサ壁は、砒素溝壁注入とポリシリコン フィールド板48との間で(記憶)誘電体として働く酸 化物及び窒化物の層52を含む。転送トランジスタ43 及び溝コンデンサがメモリセル46を構成する。

【0011】図7は転送トランジスタ43及び溝コンデンサ44の電気的動作を説明するための回路図である。データをメモリセル46に配憶させる場合、データ(3.3Vまたは0.0V)がピット線17上に印加され、高電圧(約6V)信号がゲート54に印加される。ピット線17上に印加された電圧はソース56を介して記憶誘電体52に伝えられる。フィールド板48は約1.65 Vの参照電位に結合されており、従ってピット線17によって印加された電圧は記憶誘電体52に記憶される。記憶誘電体52にデータを記憶させるためには、ゲート54から正の電圧を取り除いてソース56とドレイン58との間の導電を停止させる。

【0012】図8は、バイアス電圧VAREAT 及びVEREI を発生するオンチップ電圧調整器システム64のプロック線図である。これらのバイアス電圧は、本発明の雑音 遮蔽構造によって保護することができる。DRAMは、

典型的には 5Vである外部正電圧Vaa を受ける。オンチ ップ電圧調整器システム64はアレイ12(それに付属 するセンス増幅器のような回路を含むが、ここではまと めてアレイ12と称する)及び周辺回路のための異なる バイアス電圧を供給する。この場合、アレイ12とメモ リコンデンサ誘電体の時間依存誘電体降伏とによる電力 消散を減少させるように、外部から印加される 5VのV 44 電圧より低い電圧でアレイ12をパイアスすることが 望ましい。これはまた、トランジスタの薄いゲート酸化 物の酸化物障害を防ぐのを援助する。 DRAMアレイ 1 2 は電圧 VAREAT によって約 3.3 V にパイアスされ、周 辺回路22は電圧VFIEIによって約4Vにバイアスされ る。周辺回路22の性能が半導体装置の性能に直接影響 するから、アレイ12をバイアスするために使用する電 圧よりも高い電圧で周辺回路22をパイアスすることが 好ましい。しかしながら、アレイ12及び周辺回路22 の両者を同一の電圧でバイアスしても差し支えなく、電 圧調整器システム64は、若干の変更を施せば、同じ値 の電圧VARIAT 及びVriniを供給することができる。D RAMをラップトップコンピュータシステム(システム のための電池駆動電圧は、典型的には約 2.8Vプラスま たはマイナス約 0.8V程度である) 内に組み込む場合の ように、生成されるこれらのパイアス電圧は低くしても 差し支えない。上述の供給される同一電圧値は、電池か らラップトップコンピュータに供給される値に等しくす ることができる。また、半導体及びコンピュータ業界が Vォィの供給を標準の 5Vから約 3Vに下げることに同意 する場合には、バイアス電圧VARRAY 及びVPRRI は相応 に低下させることが可能であり、また同一値とすること ができる。

【0013】図8において、バンドギャップ参照回路65は、乗算回路66へ供給される電圧 V... を生成する。多くのバンドギャップ電圧参照発生器回路が知られている。電圧 V... は約1.2Vの安定した参照電圧である。電圧乗算回路66は、多くの普通の構成の1つに従って形成することができる。本例では、乗算回路66は電圧 V... から線 MVA及び線 MVP上の2つの出力電圧を生成する。線 MVA上の電圧は約3.3V程度であり、線 MVP上の電圧は約4.0V程度である。

【0014】パーンイン電圧発生器回路67は、外部から印加される電源電圧Vddと共に変化する電圧を線VLBIN上に生成する。Vddクランプ回路68は線VCLMP上に電圧を生成し、この電圧は外部電圧Vddがある値を超えていることを高Vdd検出回路70が検出すると固定レベルにクランプされる。線 MVA、線 VLBIN及び線 VCLMPはVARRAY マルチプレクサ72の入力に接続されている。同様に、線 MVP、線 VLBIN及び線 VCLMPはVerr マルチプレクサ74の入力に接続されている。

【0015】 V<sub>Allar</sub> マルチプレクサ72は、線 BINEN 上のパーンイン電圧検出器回路76からの制御信号と、 線 CLMPEN 上の高Vaa検出回路70からの制御信号とに 応答して、線 MVA、線 VLBIN及び線 VCLMPの1つからの 電圧を、その出力である線 VAR上に供給する。同様にV FEI1マルチプレクサ74は、線 VINEN及び線 CLMPEN上 の信号に依存して線 MVP、線 VLBIN及び線 VCLMPの1つ からの電圧を線 VPR上に出力する。両マルチプレクサからの線 VAR及び線 VPR上の電圧出力を、本発明のオンチップ雑音遮蔽によって有利に保護することができる。両 マルチプレクサからの線 VAR及び線 VPR上の電圧出力 は、安定な参照電圧である。これらはアレイ及び周辺回 路に給電するだけの十分な駆動能力は有していない。

【0016】図8において、線 VAR及び線 VPR上の電圧 は、それぞれ2つの駆動回路78及び80に印加され る。駆動回路78は、主駆動回路78M及びスタンパイ 駆動回路785からなり、アレイ12を電圧VARRAY で 駆動する。駆動回路80は、主駆動回路80M及びスタ ンパイ駆動回路80Sからなり、周辺回路22を電圧V PER」で駆動する。主駆動回路78M及び80Mは、活動 動作中に、それぞれアレイ12及び周辺回路22にパイ アス電圧を供給し、一方スタンパイ駆動回路78S及び 80Sは、回路がスタンパイ状態にある時に、それぞれ アレイ12及び周辺回路22にパイアス電圧を供給す る。スタンバイ駆動回路78S及び80Sは主駆動回路 78M及び80Mに類似した構造であるが、小さいトラ ンジスタを使用してそれらから引き出す電流及びそれら によって消散される電力がスタンパイ時間中には減少す るようになっている。各駆動回路78及び80は、外部 からチップに供給されるVはによってパイアスされてい る (図示してない)。 駆動回路 78M、78S、80M 及び80Sにそれぞれ接続されている線 VLA、VLAS、 V LP及び VLPS はそれらへ許可信号を供給する。線 VLA及 び線 VLP上の許可信号をDRAM12によって受信され る行アドレスストローブ ( RAS) 信号から生成して主駆 動装置78がメモリサイクルの活動部分の間だけ活動す るようにすることができる。

【0017】サブストレートバイアス検出回路82は、サブストレートポンプ回路84によって発生されるサブストレート電圧Vbbに接続されている。駆動回路78及び80はサブストレートバイアス検出回路82からの信40号 VBB0を受けている。低論理活動状態の信号 VBB0も駆動回路78及び80の制御信号である。信号 VBB0は、サブストレートバイアスVbbをVibに対して測定した時にVbbが不十分であると低論理レベルになる。駆動回路はサブストレートバイアス検出回路82の VBB0出力に応答するので、サブストレートバイアスが失われた場合にはアレイ12及び周辺回路22に供給される電力が低下する。アレイ12及び周辺回路22に供給される電力が低下する。アレイ12及び周辺回路22に供給される電力が低下する。アレイ12及び周辺回路2つで乗力低下は、CMOS構造に固有の寄生SCRのラッチアップによる破壊から集積回路のこれらの部分を保護するのを援50助する。

【0018】サプストレートポンプ回路84が発生する 電圧 V., は、チップに印加されている V., または接地電 位に対して半導体サブストレート10を約-2.0 Vにパ イアスするために使用される。図9は、半導体チップ上 の電圧調整器システムの部分的なレイアウトをプロック で示す図である。システムはメモリアレイ象限間のチッ ブ領域内に配置されている。ブロック84はパンドギャ ップ参照回路65、乗算回路66、マルチプレクサ7 2、74の組み合わせを示している。ブロック84は安 定した参照電圧 Vスエエスト 及び Vァェュ: を出力する。電圧 V 10 ALEAY 及びVyili はメモリアレイ象限に続く周辺回路に 沿って走り、それぞれVALLAY 駆動回路及びVILLI 駆動 回路にパイアスを供給する。明瞭化のために、図1で説 明したメモリ象限のための行デコーダは図9には示して ない。行デコーダが作動し、駆動回路が作動し、そして 図示はしてない他の信号が電圧線 VAR及び VPR付近を走 ったり、またはこれらの線と交差したりすると、これら の鋭敏な信号レベルに雑音が悪影響を及ぼす機会が多く ある。しかしながら、これらの電圧線は本発明の好まし い実施例の雑音遮蔽構造によって雑音から保護されてい 20

【0019】図10は本発明の好ましい実施例の一部分 の端面を示す斜視図である。オンチップ雑音遮蔽構造9 0は、中心導体49c上を伝送される信号のための雑音 遮蔽になる。図8及び9の安定な参照電圧VAREAT 及び Vreelは、それらをオンチップ同軸ケーブル構造を通し て伝送することによって雑音に対して保護することがで きる。雑音遮蔽構造を形成するために3レベルの導電性 材料が使用されている。図6に関して説明した二重レベ ル金属DRAMでは、上側レベルの導電性材料42aは 金属-2層42で形成することができる。この上側レベ ルの導電性材料42aは、中心導体49cのための上側 雑音遮蔽を構成している。有利なことには、これは金属 層42を形成する時にシリコンサブストレート上に形成 させることができる。導電性材料の下側の層19gはゲ ートポリシリコン19で形成させることができる。ま た、これはポリサイドビット線17で形成させてもよ い。下側の層19gは中心導体49cのための下側雑音 遮蔽になっている。有利なことには、これはゲートポリ シリコン語線19を形成する時にシリコンサブストレー ト上に形成させることができる。中心導体49c及び側 部層49a、49bは、上側の導電レベルと下側の導電 レベルとの間の中間の導電レベルである。これらは金属 -1層49で形成することができる。側部層49a及び 49 bは、中心導体49 cのための側部雑音遮蔽を構成 している。中心導体49cは、保護すべき信号を伝送す る。例えば、中心導体49cは電圧VARRAY を伝送す る。有利なことには、側部遮蔽49a、49b及び中心 導体49cは、金属-1層49を形成する時にシリコン サプストレート上に形成させることができる。

8

[0020] 図10において、上側絶縁体47aが上側 遮蔽42aを中心導体49cから分離させている。DR AM実施例における上側絶縁体47aは酸化物47で形成させ、酸化物47と同時に処理することができる。下側絶縁体53aが下側遮蔽19gを中心導体49cから分離させている。図6のDRAMにおける下側絶縁体53aは酸化物53で形成させ、酸化物53と同時に処理することができる。

【0021】図10に示すように、側部遮蔽49a及び49bは、導電性材料と同一レベルの中心導体49cの両側に位置している。これらは中心導体49cから離間し、分離されている。絶縁体47aは中心導体49cと側部遮蔽49aとを分離している空間を満たすことができ、また中心導体49cと側部遮蔽49bとを分離している空間を満たすことができる。オンチップ雑音遮蔽90を形成させる場合、中間導電レベル金属-1層49を形成させた後に例えばエッチングすることによって酸層をバターン化し、中心導体49cを側部遮蔽49a及び49bから分離させることができる。後に例えば水蒸気酸化を用いて成長させることによって酸化物層47aを形成させる時に、中心導体49cと横側導体との間の中間導電レベルを絶縁用酸化物で充填することができる。

蔵49a、49b、及び下側遮蔽49cは全て互いに電 気的に接続されている。上側酸化物47a内の通路が、 上側導電レベル遮蔽42aと中間導電レベル側部遮蔽4 9 a、49 bとの間に電気的接続を与えるレベル間コネ クタである。このような通路の1つ92を図示してあ る。通路92は上側絶縁層47a内のアパーチャからな る。上側雑音遮蔽42aの金属が通路を埋め、側部遮蔽 49 a との電気的接続を行う。良好な電気的接続を得る ために必要なだけの通路を設けることができる。上側遮 蔵42aと側部遮蔽49aとの間の接続を行う通路92 は、明瞭化のために図示してない。同様に下側酸化物5 3 a内の接続も、中間導電レベル側部遮蔽49a、49 bと下側導電レベル遮蔽19gとの間の電気的接続を行 うレベル間コネクタによって達成される。 コネクタとし ての接点94だけを図示してあるが、良好な電気的接続 を得るために必要なだけの接点を設けることができる。 周辺装置のための酸化物53内に接点を形成する処理中 に酸化物53a内の接点を形成させることができる。同 様に、酸化物47内の通路を周辺装置上に形成させる時 に、酸化物47a内の通路92を形成させる。

【0023】本雑音遮蔽構造は製造中の装置の一部として処理することができるから、必ずしもそのようでなくとも差し支えないが、この構造を装置のサイズに比肩し得るサイズとすることができる。例えば、上述したメモリ装置では、ポリシリコン下側遮蔽19gの厚みは約3000人であり、酸化物47aの厚みは約12000人とすることができる。

50

上側雑音遮蔽42 a の厚みは約 6000 Å、側部雑音遮蔽 49 a 及び49 b の厚みは約 5500 Å とすることができ る。

【0024】図11は半導体サプストレート上の同軸ケ ープル構造を示す。図10の上側遮蔽42a、下側遮蔽 19g、側部遮蔽49a、49bは全て電気的に接続さ れており、従って図11では導電性構造96が中心導体 49 cを取り囲んでいるように示してある。導体49 c は導電性構造96の中心に位置している。導体49cが 内側導体を構成し、導電性構造96が外側導体を構成し ている。内側導体49cは、絶縁体98を構成している 誘電体(酸化物) 47 a及び53 aによって外側導体9 6から分離されている。内側導体49cが外側導体96 の内側中心にあり、外側導体96から絶縁されているの でオンチップ同軸ケーブル構造を形成しているのであ る。中心導体49 c内を走行する信号は、この同軸ケー ブル構造によって雑音妨害から保護される。上述したメ モリ装置の実施例では、外側導体96はある電圧電位に 接続することができる。これは、下側ポリシリコン導体 19gを半導体サプストレート上の接地電圧端子に接続 20 することによって容易に達成することができる。外側雑 音遮蔽を接地のような共通電圧電位に接続することによ って、信号担体上の雑音妨害がより一層減少する。

【0025】以上に説明したように、本発明は、外側導 体内に配置され誘電体によって外側導体から絶縁されて いる信号担体を有するオンチップ同軸ケーブルを特徴と している。外側導体を接地して雑音排除を更に高めるこ とができる。有利なことには、本発明の構造は、特別な 処理段階を付加することなく二重金属装置の処理中に形 成させることが可能であり、DRAMのような高密度二 重レベル金属装置に特に適している。

【0026】以上に本発明をDRAMに関して、及び電 圧を雑音から分離することに関して説明したが、本発明 はDRAMまたはメモリ装置、または電圧伝送線に限定 されるものではない。本発明は一般的に、信号を雑音か ら保護する必要があるような集積回路装置に広範に有用 である。限定するものではないが、本発明の恩恵を受け る他の装置例は、論理装置、マイクロプロセッサ、制御 装置、及び線形装置を含むことができる。マイクロコン ピュータ内のクロック線、及び論理装置内の事前緩衝さ れた出力信号は、将に、保護の便益を受けることができ る多くの信号の型の2つの例である。

【0027】本発明を特定の実施例について説明した が、この説明は本発明を限定する意図の下になされたも のではない。当業者ならば、以上の説明から本発明の他 の種々実施例が明白であろう。従って特許請求の範囲 は、これらの変形実施例の何れも本発明の真の範囲及び 思想内にあるものとして、これらをカパーするものと信 ずる。

する。

(1) 半導体ダイス上において上部導体、下部導体、 第1の側部導体、及び第2の側部導体の間に配置され、 且つそれらから絶縁されている信号導体を具備し、上記 上部導体、下部導体、第1の側部導体、及び第2の側部 導体が電気的にパイアスされていることを特徴とする半 導体装置のための保護された信号導体。

10

- (2) 上部導体、下部導体、第1の側部導体、及び第 2の側部導体は同一の電位で電気的にパイアスされるよ うに互いに結合されている前記第1項に記載の保護され た信号導体。
- (3) 信号担体と上部導体、下部導体、第1の側部導 体、及び第2の側部導体との間には絶縁用誘電体が配置 され、信号担体を絶縁している前記第2項に記載の保護 された信号導体。
- (4) 上部導体は絶縁用誘電体内の通路を通して側部 導体に結合され、側部導体は絶縁用誘電体内の接点を通 して下側導体に結合されている前記第3項に記載の保護 された信号導体。
- (5) 半導体チップと、上記半導体チップ上に配置さ れ、第2の導体の内側の中心に位置し且つ該第2の導体 から絶縁されている第1の導体とを具備することを特徴 とするオンチップ同軸ケーブル。
- (6) 上記第2の導体が、上記第1の導体の上に配置 されている上側導体と、上記第1の導体の下に配置され ている下側導体と、上記上側導体と下側導体との間にあ って、上記第1の導体の一方の側に隣接して配置されて いる第1の側部導体と上記上側導体と下側導体との間に あって、上記第1の導体の別の側に隣接して配置されて いる第2の側部導体とからなる前記第5項に記載のオン チップ同軸ケーブル。
- (7) 誘電体が、上記第1の導体と上記上側導体との 間と、上記第1の導体と上記下側導体との間と、上記第 1の導体と上記第1の側部導体との間と、上記第1の導 体と上記第2の側部導体との間に配置されている前記第 6項に記載のオンチップ同軸ケーブル。
- 上記上側導体、第1の側部導体、第2の側部導 体、及び下側導体は、上記誘電体内のアパーチャを通し て互いに結合されている前記第7項に記載のオンチップ 同軸ケープル。
- (9) 上記上側導体、第1の側部導体、第2の側部導 体、及び下側導体は、接地電位に電気的にパイアスされ ている前記第8項に記載のオンチップ同軸ケーブル。
- 上記上側導体、第1の側部導体、第2の側部 (10)導体、及び下側導体は、上記下側導体を半導体上の接地 電圧源に接続することによって接地電位に電気的にパイ アスされている前記第8項に記載のオンチップ同軸ケー プル。
- (11) 半導体サブストレート上の信号導体を通して 【0028】以上の記載に関連して、以下の各項を開示 50 伝送される信号に影響する雑音を防止するための構造で

あって、半導体サプストレート上に配置されている第1のレベルの導電性材料と、上記第1のレベルの導電性材料上に配置されている第1のレベルの絶縁材料と、上記第1のレベルの絶縁材料と、上記信号導体が第1の側部導体と第2の側部導体(両側部導体は上記第1のレベルの絶縁材料内に配置されているレベル間コネクタを通して上記第1のレベルの導電性材料に接続されている)との間に位置し且つ両側部導体から離間するようにパターン化されている第2のレベルの導電性材料とに配置されている。 第2のレベルの絶縁材料と、上記第2のレベルの絶縁材料と、上記第2のレベルの絶縁材料と、上記第2のレベルの絶縁材料とで配置されている第2のレベルの絶縁材料内に配置されているレベル間コネクタを通して上記第1の側部導体及び第2の側部導体に接続されている第3のレベルの導電性材料とを具備することを特徴とする雑音防止構造

- (12) 上記第2のレベルの絶縁材料は、上記信号導体と上記第1の側部導体との間にも位置している前記第 11項に記載の雑音防止構造。
- (13) 上記第2のレベルの導電性材料及び上記第3 のレベルの導電性材料は金属である前記第12項に記載 の雑音防止構造。
- (14) 上記第1のレベルの絶縁材料及び上記第2の レベルの絶縁材料は酸化物である前記第13項に記載の 雑音防止構造。
- (15) 上記第1のレベルの導電性材料はポリシリコンである前記第14項に記載の雑音防止構造。
- (16) 上記ポリシリコンは共通電位に接続されている前記第14項に記載の雑音防止構造。
- (17) 半導体サプストレート上に第1の導体信号担 30 体を形成させる段階と、上記第1の導体信号担体が第2 の導体内に位置し、且つ第2の導体から絶縁されるように上記半導体サプストレート上に第2の導体を形成させる段階と、を具備することを特徴とする半導体サプストレート上の信号担体を雑音から絶縁する方法。
- (18) 上記第2の導体を形成させる段階が、上記第 1の導体信号担体の下に上記第1の導体信号担体から離間させて下側導体を形成させる段階と、上記第1の導体信号担体の一方の側に上記第1の導体信号担体から離間させて第1の側部導体を形成させる段階と、上記第1の導体信号担体の別の側に上記第1の導体信号担体から離間させて第2の側部導体を形成させる段階と、上記第1の導体信号担体の上に上記第1の導体信号担体から離間させて上側導体を形成させる段階とを具備する前記第17項に記載の方法。
- (19) 上記第1の導体信号担体を形成させる段階、 上記第1の側部導体を形成させる段階、及び上記第2の 側部導体を形成させる段階は同時に遂行される前記第1 8項に記載の方法。
- (20) 上記第1の導体信号担体と上記下側導体との 50 の一部の上面図である。

間に第1の絶縁体を形成させ、上記第1の側部導体と上記第2の側部導体とが上記下側導体に電気的に結合されるように上記第1の絶縁体内に接点を形成させる段階と、上記第1の導体信号担体と上記上側導体との間に第2の絶縁体を形成させ、上記上側導体が上記第1の側部導体と上記第2の側部導体とに電気的に結合されるように上記第2の絶縁体内に通路を形成させる段階とをも備えている前記第19項に記載の方法。

12

半導体装置において、本発明によるオンチッ (21)プ同軸ケーブルは信号導体によって伝送される信号に悪 影響を及ぼす雑音を低減させる。信号導体(49c)は 第2の導体内に位置し、第2の導体から絶縁されてい る。酸化物 (47a) のような誘電体を絶縁体として使 用することができる。二重レベル金属装置のようなマル チレベル金属装置では、信号導体(49c)は第1のレ ベルの金属で形成させることができ、第2の導体の一部 もまた第1のレベルの金属で形成させることができる。 第1のレベルの金属(49)を形成させた後、それをバ ターン化して第1の信号導体(49c)を第1の導電性 雑音遮蔽 (49a) 及び第2の導電性雑音遮蔽 (49 20 b) から分離させる。第2のレベルの金属(42)及び ポリシリコンのような導電レベルの材料 (19g) によ って第2の導体の形成を完成させることができる。ポリ シリコン (19g) のレベルは信号導体 (49c) の下 に配置して下側導電性雑音遮蔽を形成させることができ る。第2のレベルの金属(42)は信号導体の上に配置 して上側導電性雑音遮蔽 (42a) を形成させることが できる。酸化物絶縁体(47a、53a)を上側導電性 雑音遮蔽 (42a) と信号導体(49c) との間に配置 することによって、及び下側導電性雑音遮蔽(19g) と信号導体(49c)との間に配置することによって、 信号導体(49c)と第2の導体との間を絶縁すること ができる。通路(92、94)のようなレベル間コネク 夕及び酸化物絶縁体内の接点が種々のレベルに配置され た第2の導体間の電気的結合を行う。 信号導体は半導体 チップ上の外側導体の内部の中心に位置決めされ、外側 導体から絶縁されているので、雑音妨害から信号担体を 保護するオンチップ同軸ケーブルが得られる。第2の導 体は、下側導電性雑音遮蔽を接地のようなある電圧源に 接続することによって、電気的にパイアスすることがで き、それによって雑音低減を一層髙めることができる。

【図面の簡単な説明】

【図1】本発明の好ましい実施例を組み入れたサプストレート上の半導体集積回路装置を示すプロックシステムレベル図である。

【図2】カプセル材料を透明にして示すパッケージされ カプセル封じ半導体集積回路装置の斜視図である。

【図3】図2の部分組立て図である。

【図4】半導体集積回路装置のメモリアレイレイアウト の一部の上面図である。 1.3

【図5】メモリアレイのメモリセルの断面斜視図であ る.

- 【図6】メモリセルの側断面図である。
- 【図7】メモリセルの回路図である。

【図8】本発明の雑音遮蔽構造によって有利に保護でき る電圧線を有するオンチップ安定化電圧システムを示す ブロック線図である。

【図9】安定化電圧システムの一部のレイアウトを示す プロックレベル図である。

【図10】本発明の雑音遮蔽構造の好ましい実施例の部 10 49a、49b 側部遮蔽 分斜視図である。

【図11】半導体サプストレート上の本発明の概念を示 す斜視図である。

【符号の説明】

- 10 半導体チップ(サブストレート、ウエーハ)
- 12 DRAMアレイ
- 12a-12d メモリ象限
- 15 ピット線接点
- 16 メモリプロック
- 17 ピット線
- 17a チタン室化物層
- 17b ポリシリコン層
- 18 列デコーダ
- 19 語線
- 19g 下側遮蔽
- 20 行デコーダ
- 22 周辺回路
- 23 水平軸
- 24 ポンディングパッド
- 25 垂直軸
- 26 カプセル材料
- 30 リードフレーム
- 32 ポリイミドテープ
- 36 Vaa電源パス
- 38 V.1電源パス
- 40 リードフィンガー


40a ワイヤーポンド

- 42 金属-2層
- 42a 上側遮蔽
- 43 パス(転送)トランジスタ
- 44、45 溝コンデンサ
- 46 メモリセル
- 47、51、53、54、55、62 酸化物層


14


- 48 フィールド板
- 49 金属-2層
- 50 砒素層
- 52 酸化物及び窒化物層(記憶誘電体)
- 54 43のゲート
- 56 43のソース
- 57 窒化物の側壁
- 58 43のドレイン
- 59 N+拡散層
- 60 P-タンク
- 61 窒化物層
- 20 64 オンチップ電圧調整器システム
  - 65 パンドギャップ参照回路
  - 66 乗算回路
  - 67 パーンイン電圧発生器回路
  - 68 Vaaクランプ回路
  - 70 高V...検出回路
  - 72 VARIAT マルチプレクサ
  - 74 Vriii マルチプレクサ
  - 76 パーンイン電圧検出回路
  - 78M、80M 主駆動回路
- 30 785,805 スタンパイ駆動回路
  - 82 サプストレートバイアス検出回路
  - 84 サプストレートポンプ回路
  - 90 オンチップ雑音遮蔽構造
  - 92、94 通路(レベル間コネクタ)
  - 96 導電性構造(遮蔽)
  - 98 絶縁体


[図4]




【図11】














【図6】




【図8】





[図10]



THIS PAGE BLANK (USPTO)